• 专利附录
  • 专利说明
  • 权利要求
  • 类似技术
  • 同族专利
  • 引用文献
  • 法律状态
  • 优先权
    • 专利摘要:
    本文揭示係有關於具有非平面電晶體的微電子裝置之製造領域。本文說明之實施例係有關於在非平面電晶體內部之源極/汲極接點的形成，其中含鈦接點界面可用於具有在該含鈦介面與一含矽源極/汲極結構間形成的矽化鈦之一源極/汲極接點的形成。
    公开号:TW201320345A
    申请号:TW101135607
    申请日:2012-09-27
    公开日:2013-05-16
    发明作者:Sameer S Pradhan；Subhash M Joshi；Jin-Sung Chun
    申请人:Intel Corp；
    IPC主号:H01L21-00
    专利说明:
    用於非平面電晶體之源極/汲極接點
    本發明係有關用於非平面電晶體的源極/汲極接點。 發明背景
    本文揭示之實施例大致上係有關於微電子裝置之製造領域，及更明確言之，係有關於在非平面電晶體的源極/汲極接點之製造。
    依據本發明之一實施例，係特地提出一種微電子裝置包含：一含矽源極/汲極區；相鄰於該含矽源極/汲極區的一源極/汲極接點，其中該源極/汲極接點係包含一傳導性接點材料及設置於傳導性接點材料與該含矽源極/汲極區間之一含鈦接點界面層；及設置於該含矽源極/汲極區與該含鈦接點界面層間之一矽化鈦界面。
    100‧‧‧非平面電晶體
    102‧‧‧微電子基體
    112‧‧‧非平面電晶體鰭部
    114‧‧‧非平面電晶體鰭部頂面
    116、118‧‧‧非平面電晶體鰭部側壁
    122‧‧‧非平面電晶體閘極
    124‧‧‧閘極電介質層
    126‧‧‧閘極電極
    132‧‧‧犧牲材料
    134‧‧‧溝渠
    136‧‧‧犧牲閘極
    142‧‧‧隨形電介質層
    144‧‧‧閘極間隔體
    146‧‧‧側壁
    148‧‧‧犧牲閘極頂面
    150‧‧‧含矽源極/汲極區
    150a‧‧‧含矽源極區150a
    150b‧‧‧含矽汲極區150b
    152‧‧‧第一電介質材料層
    154‧‧‧閘極溝渠
    156‧‧‧傳導性閘極材料
    158‧‧‧凹部
    162‧‧‧凹陷的非平面電晶體閘極
    164‧‧‧覆蓋電介質材料
    166‧‧‧覆蓋結構
    168‧‧‧第二電介質材料層
    172‧‧‧蝕刻阻罩
    174‧‧‧蝕刻阻罩開口
    182‧‧‧接點開口
    184‧‧‧含鈦接點界面層
    186‧‧‧矽化鈦界面
    188‧‧‧傳導性接點材料
    190‧‧‧源極/汲極接點
    A-A、B-B、C-C‧‧‧箭頭
    本文揭示之主旨係特別地指出且在本說明書的結語部分分明地請求專利。前述及其它本文揭示之特徵從後文詳細說明部分及隨附之申請專利範圍結合附圖將更完整地彰顯。但須瞭解只闡釋依據本文揭示之若干實施例，因此並非視為其範圍之限制。透過附圖的使用將以額外特別規定及細節描述本文揭示，使得更容易確定本文揭示之優點，附圖中：
    圖1為依據本文說明之一實施例一種非平面電晶體之透視圖。
    圖2例示說明形成於微電子基體內或上的一種非平面電晶體鰭部之側視剖面圖。
    圖3例示說明依據本文說明之一實施例，沈積於圖2之該非平面電晶體鰭部上方的犧牲材料之側視剖面圖。
    圖4例示說明依據本文說明之一實施例，形成於所沈積的犧牲材料以暴露圖3之非平面電晶體鰭部的一部分之溝渠之側視剖面圖。
    圖5例示說明依據本文說明之一實施例，形成於圖4之溝渠內的犧牲閘極之側視剖面圖。
    圖6例示說明依據本文說明之一實施例，在圖5之犧牲材料去除後的犧牲閘極之側視剖面圖。
    圖7例示說明依據本文說明之一實施例，沈積在圖6之該犧牲閘極及微電子基體上方的隨形電介質層之側視剖面圖。
    圖8例示說明依據本文說明之一實施例，自圖7之隨形電介質層形成的閘極間隔體之側視剖面圖。
    圖9例示說明依據本文說明之一實施例，形成在圖8之該等閘極間隔體之任一側上的非平面電晶體內之一源極區及一汲極區之側視剖面圖。
    圖10例示說明依據本文說明之一實施例，沈積在圖9的該等閘極間隔體、犧牲閘極、非平面電晶體鰭部、及微電子基體上方的第一電介質材料之側視剖面圖。
    圖11例示說明依據本文說明之一實施例，在平面化該第一電介質材料以暴露該犧牲閘極之一頂面後，該圖10的結構之側視剖面圖。
    圖12例示說明依據本文說明之一實施例，在該該犧牲閘極去除以形成一閘極溝渠後，該圖11的結構之側視剖面圖。
    圖13例示說明依據本文說明之一實施例，在該等閘極間隔體間相鄰該非平面電晶體鰭部的一閘極電介質形成後，該圖12的結構之側視剖面圖。
    圖14例示說明依據本文說明之一實施例，沈積在圖13的閘極溝渠之傳導性閘極材料之側視剖面圖。
    圖15例示說明依據本文說明之一實施例，在去除過量傳導性閘極材料以形成非平面電晶體閘極後，該圖14的結構之側視剖面圖。
    圖16例示說明依據本文說明之一實施例，在蝕刻去除部分非平面電晶體閘極以形成一凹陷的非平面電晶體閘極後，該圖15的結構之側視剖面圖。
    圖17例示說明依據本文說明之一實施例，在沈積覆蓋電介質材料層至由該凹陷的非平面電晶體閘極之形成所產生的凹部後，該圖16的結構之側視剖面圖。
    圖18例示說明依據本文說明之一實施例，在去除過量覆蓋電介質材料以在該非平面電晶體閘極上形成一覆蓋結構後，該圖17的結構之側視剖面圖。
    圖19例示說明依據本文說明之一實施例，沈積在圖18的第一電介質材料層、閘極間隔體、及該犧牲閘極頂面上方的第二電介質材料層之側視剖面圖。
    圖20例示說明依據本文說明之一實施例，在圖19之第二電介質材料上圖案化的一蝕刻阻罩之側視剖面圖。
    圖21例示說明依據本文說明之一實施例，形成貫穿圖20之該第一及第二電介質材料層的接點開口之側視剖面圖。
    圖22例示說明依據本文說明之一實施例，在該蝕刻阻罩去除後圖21之結構之側視剖面圖。
    圖23例示說明依據本文說明之一實施例，形成於圖22之該接點開口的含鈦接點界面層之側視剖面圖。
    圖24例示說明依據本文說明之一實施例，形成於該含鈦接點界面層與已經形成於該非平面電晶體鰭部的該源極/汲極區間之矽化鈦界面之側視剖面圖。
    圖25例示說明依據本文說明之一實施例，沈積於圖24之該接點開口之一傳導性接點材料之側視剖面圖。
    圖26例示說明依據本文說明之一實施例，在去除過量傳導性接點材料以形成一源極/汲極接點後，該圖25的結構之側視剖面圖。 詳細說明
    於後文詳細說明部分中，參考附圖以例示說明顯示其中可實施本案請求專利之主旨的特定實施例。此等實施例係以足夠細節描述使得熟諳技藝人士實施本主旨。須瞭解各個實施例雖然相異但非必要地彼此排它。舉例言之，連結一個實施例就此處描述的特定特徵、結構、或特性可未悖離本案所請主旨的精髓及範圍而在其它實施例內部體現。於本說明書中述及「一個實施例」或「一實施例」表示連結一個實施例描述的特定特徵、結構、或特性係含括於涵蓋於本發明內的至少一個體現。因此，「一個實施例」或「於一實施例中」等術語的使用並非必要係指同一個實施例。此外，須瞭解未悖離本案所請主旨的精髓及範圍而可修改在各個所揭示之實施例內部的個別元件之配置或排列。因此，後文詳細說明部分並非用於限制性意義，主旨之範圍係僅由經適當解譯的隨附之申請專利範圍連同隨附之申請專利範圍之適當相當例的完整範圍所界定。於附圖中，相似的元件符號係指數幅圖間相同的或類似的元件或功能性，及其中闡釋的元件並非必要彼此照比例繪製，反而個別元件可放大或縮小，以便更容易地理解於本文詳細說明部分之脈絡中的元件。
    於非平面電晶體諸如，三閘極電晶體及FinFET的製造中，非平面半導體本體可用以形成具有極小型閘極長度(例如小於約30奈米)能夠完全耗盡的電晶體。此等半導體本體通常為鰭形，因此通稱為電晶體「鰭部」。舉例言之，於三閘極電晶體中，該等電晶體鰭部具有形成在一龐大半導體基體或絕緣體上矽基體上的一頂面及二相對側壁。一閘極電介質可形成在該半導體本體的頂面及側壁上，一閘極電介質可形成在該半導體本體的頂面上的該閘極電介質上方，且係相鄰於該半導體本體的側壁上的閘極電介質。如此，因閘極電介質及閘極電極係相鄰於該半導體本體的三個表面，及形成三個分開溝槽及閘極。由於形成三個分開溝槽，當該電晶體被導通時，該半導體本體可完全耗盡。有關finFET電晶體，閘極材料及閘極電極只接觸該半導體本體的側壁，因而形成兩個分開溝槽(而非如三閘極電晶體的三個)。
    本文揭示之實施例係有關於在非平面電晶體內部形成源極/汲極接點，其中一含鈦接點界面可用以形成該源極/汲極接點，有一分開的矽化鈦形成在該含鈦界面與一含矽源極/汲極結構間。
    圖1為形成在一微電子基體102上的非平面電晶體100的透視圖，該電晶體係包括形成在至少一個電晶體鰭部上的至少一個閘極。於本文揭示之一實施例中，微電子基體102可為單晶矽基體。該微電子基體102也可為其它型別的基體，諸如絕緣體上矽(SOI)、鍺、砷化鎵、銻化銦、碲化鉛、砷化銦、磷化銦、砷化鎵、銻化銦等，其中之任一者可與矽組合。
    非平面電晶體顯示為三閘極電晶體，可包括至少一個非平面電晶體鰭部112。該非平面電晶體鰭部112可具有一頂面114及一對橫向相對的側壁，側壁116及相對側壁118。
    如圖1進一步顯示，至少一個非平面電晶體閘極122可形成於該非平面電晶體鰭部112上方。該非平面電晶體閘極122可藉形成一閘極電介質層124於非平面電晶體鰭部頂面114其上或其鄰近，或於非平面電晶體鰭部側壁116及相對的非平面電晶體鰭部側壁118其上或其鄰近製成。一閘極電極126可形成於閘極電介質層124其上或其鄰近。於本文揭示之一個實施例中，非平面電晶體鰭部112可於實質上垂直於非平面電晶體閘極122之方向行進。
    閘極電介質層124可自任一種眾所周知的閘極電介質材料形成，包括但非限於二氧化矽(SiO2)、氧氮化矽(SiOxNy)、氮化矽(Si3N4)、及高k電介質材料諸如氧化鉿、氧化鉿矽、氧化鑭、氧化鑭鋁、氧化鋯、氧化鋯矽、氧化鉭、氧化鈦、氧化鋇鍶鈦、氧化鋇鈦、氧化鍶鈦、氧化釔、氧化鋁、氧化鉛鈧鉭、及鈮酸鉛鋅。閘極電介質層124可藉眾所周知的技術形成，諸如藉隨形地沈積閘極電介質材料，及然後使用眾所周知的微影術及蝕刻技術而圖案化該閘極電介質材料，如熟諳技藝人士眾所周知。
    閘極電極126可由任一種適當閘極電極材料製成。於本文揭示之一實施例中，閘極電極126可從下列材料製成，包括但非限於多晶矽、鎢、釕、鈀、鉑、鈷、鎳、鉿、鋯、鈦、鉭、鋁、碳化鈦、碳化鋯、碳化鉭、碳化鉿、碳化鋁、其它金屬碳化物、金屬氮化物、及金屬氧化物。閘極電極126可藉眾所周知的技術形成，諸如藉全面性地沈積閘極電介質材料，及然後使用眾所周知的微影術及蝕刻技術而圖案化該閘極電介質材料，如熟諸技藝人士眾所周知。
    源極區及汲極區(圖1中未顯示)可形成在閘極電極126的兩相對側上的非平面電晶體鰭部112。於一個實施例中，如熟諳技藝人士將瞭解，該等源極區及汲極區可藉摻雜非平面電晶體鰭部112形成。於另一個實施例中，如熟諳技藝人士將瞭解，該等源極區及汲極區可藉由去除部分非平面電晶體鰭部112且將此等部分以適當材料置換形成源極區及汲極區而形成。
    圖2-26例示說明製造非平面電晶體的一個實施例之側視剖面圖，其中圖2-5係為沿圖1箭頭A-A及B-B的視圖，圖6-15係為沿圖1箭頭A-A的視圖，及圖16-26係為沿圖1箭頭C-C的視圖。
    如圖2所示，非平面電晶體鰭部112可藉技藝界已知之任一種技術，藉蝕刻微電子基體102或藉在微電子基體102上形成非平面電晶體鰭部112而形成。如圖3之例示說明，犧牲材料132可沈積於非平面電晶體鰭部112上方，如圖3所示，及一溝渠134可形成於犧牲材料132中而暴露部分非平面電晶體鰭部112，如圖4所示。犧牲材料132可為技藝界已知的任一種適當材料，及溝渠134可藉技藝界已知的任一項技術製成，包括但非限於光刻術遮罩及蝕刻。
    如圖5所示，一犧牲閘極136可形成於溝渠134中(參考圖4)。犧牲閘極136可為任一種適當材料，諸如多晶矽材料等，且可藉技藝界已知的任一項技術，包括但非限於化學氣相沈積(CVD)及物理氣相沈積(PVD)沈積於溝渠134內(參考圖4)。
    如圖6所示，圖5之犧牲材料132可藉技藝界已知的任一項技術，諸如選擇性地蝕刻犧牲材料132去除而暴露出犧牲閘極136。如圖7所示，一隨形電介質層142可沈積於犧牲閘極136及微電子基體102上方。該隨形電介質層142可為任一種適當材料，包括但非限於氮化矽(Si3N4)及碳化矽(SiC)，且可藉任一種適當技術包括但非限於原子層沈積(ALD)形成。
    如圖8所示，圖7之隨形電介質層142諸如可藉使用適當蝕刻劑的方向性蝕刻，蝕刻而形成在犧牲閘極136的側壁146上的閘極間隔體144，同時實質上去除相鄰於微電子基體102的隨形電介質層142及犧牲閘極136之一頂面148。須瞭解鰭部間隔體(圖中未顯示)可在閘極間隔體144的形成期間同時形成在非平面電晶體鰭部112的側壁116及118上(參考圖1)。
    如圖9所示，含矽源極區150a及含矽汲極區150b可形成於閘極間隔體144的任一側上。於一個實施例中，含矽源極區150a及含矽汲極區150b可以摻雜劑植入而形成於非平面電晶體鰭部112。如熟諳技藝人士將瞭解，摻雜劑植入乃一種將雜質導入半導體本體用於改變其傳導性及電子性質的過程。通常係藉P型離子(例如硼)或N型離子(例如磷)，合稱為「摻雜劑」的離子植入達成。於另一個實施例中，部分非平面電晶體鰭部112可藉技藝界已知的任一項技術去除，諸如蝕刻，及含矽源極區150a及含矽汲極區150b可在已被去除部分形成。含矽源極區150a及含矽汲極區於後文中將合稱為「含矽源極/汲極區150」。
    如圖10所示，第一電介質材料層152可沈積於閘極間隔體144、犧牲閘極頂面148、非平面電晶體鰭部112、及微電子基體102上方。該第一電介質材料層152可經平面化而暴露犧牲閘極頂面148，如圖11所示。第一電介質材料層152的平面化可藉技藝界已知的任一項技術達成，包括但非限於化學機械研磨(CMP)。
    如圖12所示，圖11的犧牲閘極136可被去除而形成一閘極溝渠154。該犧牲閘極136可藉技藝界已知的任一項技術去除，諸如選擇性蝕刻。如圖13所示，也如圖1例示說明，閘極電介質層124可經形成而毗連該非平面電晶體鰭部112，如前文討論。
    如圖14所示，一傳導性閘極材料156可沈積於閘極溝渠154內，及過量傳導性閘極材料156(例如不在圖12的閘極溝渠154內部的傳導性閘極材料156)可被去除以形成非平面電晶體閘極電極126(也參考圖1)，如圖15所示。先前已經討論形成閘極電極126的材料及方法。過量傳導性閘極材料156的去除可藉技藝界已知的任一項技術達成，包括但非限於化學機械研磨(CMP)、蝕刻等。
    如圖16所示，部分非平面電晶體閘極電極126可被去除以形成一凹部158及一凹陷的非平面電晶體閘極162。去除可藉技藝界已知的任一項技術達成，包括但非限於乾或濕蝕刻。如圖17顯示，一覆蓋電介質材料164可經沈積而填補圖16的凹部158。覆蓋電介質材料164可為任一種適當材料，包括但非限於氮化矽(Si3N4)及碳化矽(SiC)，且可藉任一種適當沈積技術形成。覆蓋電介質材料164可經平面化而去除過量覆蓋電介質材料164(例如圖16之不在凹部內的覆蓋電介質材料164)以在凹陷的非平面電晶體閘極162上及閘極間隔體144間形成一覆蓋結構166，如圖18所示。覆蓋電介質材料164的去除可藉技藝界已知的任一項技術達成，包括但非限於化學機械研磨(CMP)、蝕刻等。
    如圖19所示，一第二電介質材料層168可沈積於第一電介質材料層152、閘極間隔體144、及覆蓋結構166上方。該第二電介質材料層168可藉任一種已知之沈積技術，從任何適當電介質材料製成，包括但非限於二氧化矽(SiO2)、氧氮化矽(SiOxNy)、氮化矽(Si3N4)。如圖20所示，一蝕刻阻罩172可在第二電介質材料層168上以至少一個開口174而圖案化，諸如藉眾所周知的光刻術技術。
    如圖21所示，藉貫穿圖20之蝕刻阻罩開口174蝕刻而暴露源極/汲極區150的一部分，可形成貫穿第一電介質材料層152及第二電介質材料層168的一接點開口182。圖21之蝕刻阻罩172隨後可被去除，如圖22所示。於一個實施例中，第一電介質材料層152及第二電介質材料層168與閘極間隔體144及覆蓋結構166二者的電介質材料不同，使得第一電介質材料層152及第二電介質材料層168之蝕刻可對閘極間隔體144及覆蓋結構166具有選擇性(亦即較快速蝕刻)。此點於技藝界係稱作為自對準。
    如圖23所示，含鈦接點界面層184可隨形地沈積於接點開口182內以毗連源極/汲極區150的暴露部分，如熟諳技藝人士將瞭解，於其中該含鈦接點界面層184係作為主要工作功能金屬。於一個實施例中，含鈦接點界面層184包含實質上純鈦。含鈦接點界面層184可藉原子層沈積製成。
    如圖24所示，諸如藉加熱圖23之結構，矽化鈦界面186可在含矽源極/汲極區150與含鈦接點界面層184間離散地形成。「離散地」一詞係定義來表示矽化鈦係實質上只形成於含鈦接點界面層184與含矽源極/汲極區150間。如熟諳技藝人士將瞭解，矽化鈦界面186的形成可導致一低電阻接點。
    如圖25所示，傳導性接點材料188可沈積於圖24的接點開口182而駐在接近含鈦接點界面層184。於一個實施例中，傳導性接點材料188可為含鎢傳導性材料。於另一個實施例中，傳導性接點材料188可為實質上純鎢。
    如圖26所示，圖25之過量傳導性接點材料188(例如不在圖12的接點開口182內的傳導性接點材料188)被去除而形成一源極/汲極接點190。傳導性接點材料188的去除可藉技藝界已知的任一項技術達成，包括但非限於化學機械研磨(CMP)、蝕刻等。
    如前文討論，於一個實施例中，第一電介質材料層152及電介質材料層168係與閘極間隔體144及覆蓋結構166二者的電介質材料不同，使得第一電介質材料層152及第二電介質材料層168的蝕刻對閘極間隔體144及覆蓋結構166可具有選擇性(亦即較快速蝕刻)。因此，在接點開口182的形成期間，凹陷的非平面電晶體閘極162受到保護。如此許可形成相對大尺寸的源極/汲極接點190，其可提高電晶體驅動電流效能，而無源極/汲極接點190與凹陷的非平面電晶體閘極162間短路的風險。
    含鈦接點界面層184的使用可免除習知使用全然矽化含鎳接點界面層，諸如矽化鎳及矽化鉑鎳。鎳乃高度遷移性的元素，傾向於快速地擴散出預期的接點區之外。如熟諳技藝人士將瞭解，此種擴散可能導致源極/汲極短路。又復，含鈦接點界面層184的使用可免除矽化物前置潔淨步驟的需要，如前文討論，如此可能減少源極/汲極接點190與凹陷的非平面電晶體閘極162間發生短路的機會，原因在於此種前置潔淨步驟可去除來自覆蓋結構166及/或閘極間隔體144的材料。
    須瞭解本文揭示之主旨並不必要限於圖1-26例示說明之特定應用。如熟諳技藝人士將瞭解，該主旨可應用於其它微電子裝置之製造用途。
    如此已經以細節描述本發明之實施例，但須瞭解由隨附之申請專利範圍界定的本發明係不受前文詳細說明部分中陳述的特定細節所限，原因在於未悖離其精髓及範圍許多顯見的變化皆屬可能。
    100‧‧‧非平面電晶體
    102‧‧‧微電子基體
    112‧‧‧非平面電晶體鰭部
    114‧‧‧頂部
    116、118‧‧‧非平面電晶體鰭部側壁
    122‧‧‧非平面電晶體閘極
    124‧‧‧閘極電介質層
    126‧‧‧閘極電極
    A-A、B-B、C-C‧‧‧箭頭
    权利要求:
    Claims (24)
    [1] 一種微電子裝置，其係包含：一含矽源極/汲極區；相鄰於該含矽源極/汲極區的一源極/汲極接點，其中該源極/汲極接點係包含一傳導性接點材料及設置於傳導性接點材料與該含矽源極/汲極區間之一含鈦接點界面層；及設置於該含矽源極/汲極區與該含鈦接點界面層間之一矽化鈦界面。
    [2] 如申請專利範圍第1項之微電子裝置，其中該含鈦接點界面層係包含實質上純鈦。
    [3] 如申請專利範圍第1項之微電子裝置，其中該傳導性接點材料係包含鎢。
    [4] 如申請專利範圍第1項之微電子裝置，其中該矽化鈦界面係實質上只駐在於該含矽源極/汲極區與該含鈦接點界面層間。
    [5] 一種微電子裝置，其係包含：於一非平面電晶體鰭部上方之一非平面電晶體閘極，其中該非平面電晶體閘極係包含凹陷在閘極間隔體間之一閘極電極，及設置在該等閘極間隔體間的該凹陷閘極電極上之一覆蓋結構；一含矽源極/汲極區；於該源極/汲極區、該非平面電晶體閘極間隔體、及該覆蓋結構上方之至少一個電介質材料層；一源極/汲極接點，其係延伸貫穿該至少一個電介質材料層之一部分且係包含一傳導性接點材料及設置於傳導性接點材料與該含矽源極/汲極區間之一含鈦接點界面層；及設置於該含矽源極/汲極區與該含鈦接點界面層間之一矽化鈦界面。
    [6] 如申請專利範圍第5項之微電子裝置，其中該含鈦接點界面層係包含實質上純鈦。
    [7] 如申請專利範圍第5項之微電子裝置，其中該傳導性接點材料係包含鎢。
    [8] 如申請專利範圍第5項之微電子裝置，其中該矽化鈦界面係實質上只駐在於該含矽源極/汲極區與該含鈦接點界面層間。
    [9] 如申請專利範圍第5項之微電子裝置，其中該含鈦接點界面層係毗連一個非平面電晶體閘極間隔體之至少一部分。
    [10] 如申請專利範圍第9項之微電子裝置，其中該含鈦接點界面層係毗連該覆蓋結構之至少一部分。
    [11] 一種製造一微電子裝置之方法，該方法係包含：形成一含矽源極/汲極區；於該含矽源極/汲極區上方形成一電介質材料；形成貫穿該電介質材料之一接點開口以暴露該源極/汲極區之一部分；在該接點開口內部隨形地沈積一含鈦接點界面層以毗連該含矽源極/汲極區；在該接點開口內部沈積一傳導性接點材料以毗連該含鈦接點界面層；及在該含矽源極/汲極區與該含鈦接點界面層間形成一矽化鈦界面。
    [12] 如申請專利範圍第11項之方法，其中隨形地沈積該含鈦接點界面層係包含沈積一實質上純鈦接點界面層。
    [13] 如申請專利範圍第11項之方法，其中在該接點開口內部沈積一傳導性接點材料係包含在該接點開口內部沈積鎢。
    [14] 如申請專利範圍第11項之方法，其中在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦界面係包含藉加熱該含矽源極/汲極區及該含鈦接點界面層而在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦界面。
    [15] 如申請專利範圍第11項之方法，其中形成該矽化鈦界面係包含實質上只在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦。
    [16] 一種方法，其係包含：在一非平面電晶體鰭部上方形成一犧牲非平面電晶體閘極；於該犧牲非平面電晶體閘極及該非平面電晶體鰭部上方沈積一電介質材料層；相鄰該犧牲非平面電晶體閘極，從該電介質材料層之一部分形成非平面電晶體閘極間隔體；形成一源極/汲極區；去除該犧牲非平面電晶體閘極以在該非平面電晶體閘極間隔體間形成一閘極溝渠且暴露該非平面電晶體鰭部之一部分；在該閘極溝渠內部相鄰該非平面電晶體鰭部形成一閘極電介質；在該閘極溝渠內部沈積傳導性閘極材料；在該凹部內部形成一覆蓋結構；於該源極/汲極區、該非平面電晶體閘極間隔體、及該覆蓋結構上方形成至少一個電介質材料；形成貫穿該至少一個電介質材料之一接點開口以暴露該源極/汲極區之至少一部分；在該接點開口內部隨形地沈積一含鈦接點界面層以毗連該含矽源極/汲極區；在該接點開口內部沈積一傳導性接點材料以毗連該含鈦接點界面層；及在該含矽源極/汲極區與該含鈦接點界面層間形成一矽化鈦界面。
    [17] 如申請專利範圍第16項之方法，其中隨形地沈積該含鈦接點界面層係包含隨形地沈積一實質上純鈦接點界面層。
    [18] 如申請專利範圍第16項之方法，其中在該接點開口內部沈積一傳導性接點材料係包含在該接點開口內部沈積鎢。
    [19] 如申請專利範圍第16項之方法，其中在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦界面係包含藉加熱該含矽源極/汲極區及該含鈦接點界面層而在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦界面。
    [20] 如申請專利範圍第16項之方法，其中形成該矽化鈦界面係包含實質上只在該含矽源極/汲極區與該含鈦接點界面層間形成該矽化鈦界面。
    [21] 如申請專利範圍第16項之方法，其中形成貫穿該電介質材料之一接點開口以暴露該源極/汲極區之至少一部分係進一步包含形成貫穿該電介質材料之一接點開口以暴露該源極/汲極區之一部分及一個非平面電晶體閘極間隔體之至少一部分。
    [22] 如申請專利範圍第21項之方法，其中該形成一含鈦接點界面層係進一步包含形成該含鈦接點界面層以毗連一個非平面電晶體閘極間隔體的至少一部分。
    [23] 如申請專利範圍第16項之方法，其中形成貫穿該電介質材料之一接點開口以暴露該源極/汲極區之至少一部分係進一步包含形成貫穿該電介質材料之一接點開口以暴露該源極/汲極區之一部分及該覆蓋結構之至少一部分。
    [24] 如申請專利範圍第23項之方法，其中該形成一含鈦接點界面層係進一步包含形成該含鈦接點界面層以毗連該覆蓋結構的至少一部分。
    类似技术:
    公开号 | 公开日 | 专利标题
    US10770591B2|2020-09-08|Source/drain contacts for non-planar transistors
    TWI595666B|2017-08-11|用於非平面電晶體之鎢閘極技術（三）
    TWI517395B|2016-01-11|非平面電晶體及其製造方法
    US10483377B2|2019-11-19|Devices and methods of forming unmerged epitaxy for FinFet device
    US9812546B2|2017-11-07|Tungsten gates for non-planar transistors
    TWI525713B|2016-03-11|非平面鰭式電晶體製造技術
    CN105448965A|2016-03-30|非平面晶体管的源极/漏极触点
    同族专利:
    公开号 | 公开日
    US9853156B2|2017-12-26|
    US20190221662A1|2019-07-18|
    TW201929147A|2019-07-16|
    US10770591B2|2020-09-08|
    TWI512987B|2015-12-11|
    TW201739054A|2017-11-01|
    US20130256767A1|2013-10-03|
    US8981435B2|2015-03-17|
    US20200357916A1|2020-11-12|
    DE112011105702T5|2014-07-17|
    TWI661561B|2019-06-01|
    US20170323966A1|2017-11-09|
    TW201614846A|2016-04-16|
    TWI595662B|2017-08-11|
    CN103918083A|2014-07-09|
    TWI701767B|2020-08-11|
    US20160111532A1|2016-04-21|
    WO2013048524A1|2013-04-04|
    US20150155385A1|2015-06-04|
    US10283640B2|2019-05-07|
    US9425316B2|2016-08-23|
    引用文献:
    公开号 | 申请日 | 公开日 | 申请人 | 专利标题
    TWI582904B|2015-08-19|2017-05-11|台灣積體電路製造股份有限公司|半導體裝置及其形成方法|JPH03187223A|1989-12-15|1991-08-15|Fujitsu Ltd|Grinding of board with bump|
    US5240880A|1992-05-05|1993-08-31|Zilog, Inc.|Ti/TiN/Ti contact metallization|
    US5399415A|1993-02-05|1995-03-21|Cornell Research Foundation, Inc.|Isolated tungsten microelectromechanical structures|
    US5846621A|1995-09-15|1998-12-08|Minnesota Mining And Manufacturing Company|Component carrier tape having static dissipative properties|
    US6030692A|1996-09-13|2000-02-29|Netpco Incorporated|Cover tape for formed tape packing system and process for making same|
    JP3025478B2|1998-07-13|2000-03-27|松下電器産業株式会社|半導体装置およびその製造方法|
    US6136697A|1998-07-27|2000-10-24|Acer Semiconductor Manufacturing Inc.|Void-free and volcano-free tungsten-plug for ULSI interconnection|
    US5998873A|1998-12-16|1999-12-07|National Semiconductor Corporation|Low contact resistance and low junction leakage metal interconnect contact structure|
    US6331481B1|1999-01-04|2001-12-18|International Business Machines Corporation|Damascene etchback for low ε dielectric|
    US6720261B1|1999-06-02|2004-04-13|Agere Systems Inc.|Method and system for eliminating extrusions in semiconductor vias|
    US6617226B1|1999-06-30|2003-09-09|Kabushiki Kaisha Toshiba|Semiconductor device and method for manufacturing the same|
    KR20020029531A|2000-10-13|2002-04-19|박종섭|다마신 금속게이트를 이용한 반도체소자의 제조방법|
    KR20020056285A|2000-12-29|2002-07-10|박종섭|반도체 소자의 게이트 제조방법|
    KR100399357B1|2001-03-19|2003-09-26|삼성전자주식회사|코발트 실리사이드를 이용한 반도체 장치 및 그 형성 방법|
    TW498506B|2001-04-20|2002-08-11|Advanced Semiconductor Eng|Flip-chip joint structure and the processing thereof|
    US6663956B2|2001-04-26|2003-12-16|Mitsubishi Polyerster Film, Llc|Antistatic coating and coated film|
    JP3972647B2|2001-12-19|2007-09-05|株式会社日立製作所|画像診断装置，画像診断システム及び画像診断方法|
    US6696345B2|2002-01-07|2004-02-24|Intel Corporation|Metal-gate electrode for CMOS transistor applications|
    US6582983B1|2002-07-12|2003-06-24|Keteca Singapore Singapore|Method and wafer for maintaining ultra clean bonding pads on a wafer|
    US7358121B2|2002-08-23|2008-04-15|Intel Corporation|Tri-gate devices and methods of fabrication|
    JP3654285B2|2002-10-04|2005-06-02|セイコーエプソン株式会社|半導体装置の製造方法|
    KR100567056B1|2002-12-10|2006-04-04|주식회사 하이닉스반도체|에스램 소자의 제조방법|
    US6873057B2|2003-02-14|2005-03-29|United Microelectrtonics Corp.|Damascene interconnect with bi-layer capping film|
    US7173305B2|2003-04-08|2007-02-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Self-aligned contact for silicon-on-insulator devices|
    JP4408653B2|2003-05-30|2010-02-03|東京エレクトロン株式会社|基板処理方法および半導体装置の製造方法|
    KR100487567B1|2003-07-24|2005-05-03|삼성전자주식회사|핀 전계효과 트랜지스터 형성 방법|
    US7033931B2|2003-08-01|2006-04-25|Agere Systems Inc.|Temperature optimization of a physical vapor deposition process to prevent extrusion into openings|
    US7030430B2|2003-08-15|2006-04-18|Intel Corporation|Transition metal alloys for use as a gate electrode and devices incorporating these alloys|
    US6921711B2|2003-09-09|2005-07-26|International Business Machines Corporation|Method for forming metal replacement gate of high performance|
    JP4447280B2|2003-10-16|2010-04-07|リンテック株式会社|表面保護用シートおよび半導体ウエハの研削方法|
    US6982196B2|2003-11-04|2006-01-03|International Business Machines Corporation|Oxidation method for altering a film structure and CMOS transistor structure formed therewith|
    TWI320583B|2003-12-26|2010-02-11|Advanced Semiconductor Eng|Process for backside grinding a bumped wafer|
    US7153784B2|2004-04-20|2006-12-26|Intel Corporation|Method for making a semiconductor device having a high-k gate dielectric layer and a metal gate electrode|
    JP2006012898A|2004-06-22|2006-01-12|Toshiba Corp|半導体装置及びその製造方法|
    US7718479B2|2004-08-25|2010-05-18|Intel Corporation|Forming integrated circuits with replacement metal gate electrodes|
    US7026689B2|2004-08-27|2006-04-11|Taiwan Semiconductor Manufacturing Company|Metal gate structure for MOS devices|
    US7361958B2|2004-09-30|2008-04-22|Intel Corporation|Nonplanar transistors with metal gate electrodes|
    TWI277210B|2004-10-26|2007-03-21|Nanya Technology Corp|FinFET transistor process|
    US7230296B2|2004-11-08|2007-06-12|International Business Machines Corporation|Self-aligned low-k gate cap|
    US7282766B2|2005-01-17|2007-10-16|Fujitsu Limited|Fin-type semiconductor device with low contact resistance|
    KR100585178B1|2005-02-05|2006-05-30|삼성전자주식회사|금속 게이트 전극을 가지는 ＦｉｎＦＥＴ을 포함하는반도체 소자 및 그 제조방법|
    US7224033B2|2005-02-15|2007-05-29|International Business Machines Corporation|Structure and method for manufacturing strained FINFET|
    KR100578818B1|2005-02-24|2006-05-11|삼성전자주식회사|핀 전계 효과 트랜지스터 및 이의 형성 방법|
    US7585704B2|2005-04-01|2009-09-08|International Business Machines Corporation|Method of producing highly strained PECVD silicon nitride thin films at low temperature|
    US7641946B2|2005-08-08|2010-01-05|Nitto Denko Corporation|Adhesive film and image display device|
    CN100468657C|2005-09-02|2009-03-11|联华电子股份有限公司|立体多栅极元件及其制造方法|
    US20070090416A1|2005-09-28|2007-04-26|Doyle Brian S|CMOS devices with a single work function gate electrode and method of fabrication|
    DE102005052000B3|2005-10-31|2007-07-05|Advanced Micro Devices, Inc., Sunnyvale|Halbleiterbauelement mit einer Kontaktstruktur auf der Grundlage von Kupfer und Wolfram|
    KR100653711B1|2005-11-14|2006-12-05|삼성전자주식회사|쇼트키 배리어 핀 펫 소자 및 그 제조방법|
    US7968394B2|2005-12-16|2011-06-28|Freescale Semiconductor, Inc.|Transistor with immersed contacts and methods of forming thereof|
    KR100841094B1|2005-12-20|2008-06-25|주식회사 실트론|실리콘 웨이퍼 연마장치, 이에 이용되는 리테이닝어셈블리, 및 이를 이용한 실리콘 웨이퍼 평평도 보정방법|
    US7276417B2|2005-12-28|2007-10-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Hybrid STI stressor with selective re-oxidation anneal|
    WO2007105611A1|2006-03-15|2007-09-20|Shin-Etsu Polymer Co., Ltd.|保持治具、半導体ウエハの研削方法、半導体ウエハの保護構造及びこれを用いた半導体ウエハの研削方法、並びに半導体チップの製造方法|
    US20070235763A1|2006-03-29|2007-10-11|Doyle Brian S|Substrate band gap engineered multi-gate pMOS devices|
    KR100764360B1|2006-04-28|2007-10-08|주식회사 하이닉스반도체|반도체 소자 및 그 제조 방법|
    KR20070122319A|2006-06-26|2007-12-31|삼성전자주식회사|반도체 소자 및 그 제조 방법|
    US7517764B2|2006-06-29|2009-04-14|International Business Machines Corporation|Bulk FinFET device|
    US7968425B2|2006-07-14|2011-06-28|Micron Technology, Inc.|Isolation regions|
    KR100818433B1|2006-09-05|2008-04-01|동부일렉트로닉스 주식회사|완전 실리사이드 게이트 구조를 갖는 모스 트랜지스터 및그 제조 방법|
    US7456471B2|2006-09-15|2008-11-25|International Business Machines Corporation|Field effect transistor with raised source/drain fin straps|
    KR100803782B1|2006-09-28|2008-02-15|율촌화학 주식회사|표면 보호 필름|
    US20100062224A1|2006-10-31|2010-03-11|Interuniversitair Microelektronica Centrum|Method for manufacturing a micromachined device|
    US7667271B2|2007-04-27|2010-02-23|Taiwan Semiconductor Manufacturing Company, Ltd.|Fin field-effect transistors|
    US8450165B2|2007-05-14|2013-05-28|Intel Corporation|Semiconductor device having tipless epitaxial source/drain regions|
    US20080290380A1|2007-05-24|2008-11-27|Taiwan Semiconductor Manufacturing Company, Ltd.|Semiconductor device with raised spacers|
    JP5192194B2|2007-07-26|2013-05-08|デクセリアルズ株式会社|接着フィルム|
    KR100903383B1|2007-07-31|2009-06-23|주식회사 하이닉스반도체|일함수가 조절된 게이트전극을 구비한 트랜지스터 및 그를구비하는 메모리소자|
    US8597780B2|2007-08-10|2013-12-03|Dai Nippon Printing Co., Ltd.|Hard coat film|
    DE102007041207B4|2007-08-31|2015-05-21|Globalfoundries Dresden Module One Limited Liability Company & Co. Kg|CMOS-Bauelement mit Gateisolationsschichten mit unterschiedlicher Art und Dicke und Verfahren zur Herstellung|
    US7598147B2|2007-09-24|2009-10-06|International Business Machines Corporation|Method of forming CMOS with Si:C source/drain by laser melting and recrystallization|
    JP5805359B2|2008-01-09|2015-11-04|日立化成株式会社|半導体装置の製造方法|
    US7807586B2|2008-03-28|2010-10-05|Tokyo Electron Limited|Method of forming a stressed passivation film using a non-ionizing electromagnetic radiation-assisted oxidation process|
    DE102008030854B4|2008-06-30|2014-03-20|Advanced Micro Devices, Inc.|MOS-Transistoren mit abgesenkten Drain- und Source-Bereichen und nicht-konformen Metallsilizidgebieten und Verfahren zum Herstellen der Transistoren|
    US7939863B2|2008-08-07|2011-05-10|Texas Instruments Incorporated|Area efficient 3D integration of low noise JFET and MOS in linear bipolar CMOS process|
    JP2010050215A|2008-08-20|2010-03-04|Toshiba Corp|半導体装置|
    US8153526B2|2008-08-20|2012-04-10|Taiwan Semiconductor Manufacturing Company, Ltd.|High planarizing method for use in a gate last process|
    US7947588B2|2008-08-26|2011-05-24|Taiwan Semiconductor Manufacturing Company, Ltd.|Structure and method for a CMOS device with doped conducting metal oxide as the gate electrode|
    JP5561166B2|2008-09-05|2014-07-30|旭硝子株式会社|粘着体、粘着シートおよびその用途|
    DE102008059500B4|2008-11-28|2010-08-26|Advanced Micro Devices, Inc., Sunnyvale|Verfahren zur Herstellung eines Mehr-Gatetransistors mit homogen silizidierten Stegendbereichen|
    US8227867B2|2008-12-23|2012-07-24|International Business Machines Corporation|Body contacted hybrid surface semiconductor-on-insulator devices|
    JP5394094B2|2009-02-18|2014-01-22|富士フイルム株式会社|複層フィルム及びその製造方法|
    US8202776B2|2009-04-22|2012-06-19|Taiwan Semiconductor Manufacturing Company, Ltd.|Method for protecting a gate structure during contact formation|
    US7732344B1|2009-06-05|2010-06-08|Taiwan Semiconductor Manufacturing Company, Ltd.|High selectivity etching process for metal gate N/P patterning|
    JP5493096B2|2009-08-06|2014-05-14|富士通セミコンダクター株式会社|半導体装置の製造方法|
    US8304841B2|2009-09-14|2012-11-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Metal gate transistor, integrated circuits, systems, and fabrication methods thereof|
    US8367563B2|2009-10-07|2013-02-05|Taiwan Semiconductor Manufacturing Company, Ltd.|Methods for a gate replacement process|
    US8530971B2|2009-11-12|2013-09-10|International Business Machines Corporation|Borderless contacts for semiconductor devices|
    US20110147851A1|2009-12-18|2011-06-23|Thomas Christopher D|Method For Depositing Gate Metal For CMOS Devices|
    US8779530B2|2009-12-21|2014-07-15|Taiwan Semiconductor Manufacturing Company, Ltd.|Metal gate structure of a field effect transistor|
    US8313999B2|2009-12-23|2012-11-20|Intel Corporation|Multi-gate semiconductor device with self-aligned epitaxial source and drain|
    US8334184B2|2009-12-23|2012-12-18|Intel Corporation|Polish to remove topography in sacrificial gate layer prior to gate patterning|
    US20110147831A1|2009-12-23|2011-06-23|Steigerwald Joseph M|Method for replacement metal gate fill|
    US8436404B2|2009-12-30|2013-05-07|Intel Corporation|Self-aligned contacts|
    US8822281B2|2010-02-23|2014-09-02|Stats Chippac, Ltd.|Semiconductor device and method of forming TMV and TSV in WLCSP using same carrier|
    KR101675373B1|2010-03-24|2016-11-11|삼성전자주식회사|반도체 소자 및 그 제조 방법|
    US8497528B2|2010-05-06|2013-07-30|Taiwan Semiconductor Manufacturing Company, Ltd.|Method for fabricating a strained structure|
    US8492852B2|2010-06-02|2013-07-23|International Business Machines Corporation|Interface structure for channel mobility improvement in high-k metal gate stack|
    US8278173B2|2010-06-30|2012-10-02|Taiwan Semiconductor Manufacturing Company, Ltd.|Method of fabricating gate structures|
    KR101703096B1|2010-09-02|2017-02-07|삼성전자 주식회사|반도체 장치의 제조방법|
    US8466473B2|2010-12-06|2013-06-18|International Business Machines Corporation|Structure and method for Vt tuning and short channel control with high k/metal gate MOSFETs|
    US8637359B2|2011-06-10|2014-01-28|International Business Machines Corporation|Fin-last replacement metal gate FinFET process|
    US8466027B2|2011-09-08|2013-06-18|Taiwan Semiconductor Manufacturing Company, Ltd.|Silicide formation and associated devices|
    US20130256909A1|2011-09-08|2013-10-03|Dingying Xu|Patterned adhesive tape for backgrinding processes|
    US8557666B2|2011-09-13|2013-10-15|GlobalFoundries, Inc.|Methods for fabricating integrated circuits|
    WO2013048516A1|2011-09-30|2013-04-04|Intel Corporation|Capping dielectric structure for transistor gates|
    WO2013048449A1|2011-09-30|2013-04-04|Intel Corporation|Tungsten gates for non-planar transistors|
    US9580776B2|2011-09-30|2017-02-28|Intel Corporation|Tungsten gates for non-planar transistors|
    DE112011105702T5|2011-10-01|2014-07-17|Intel Corporation|Source-/Drain-Kontakte für nicht planare Transistoren|
    DE112011105925T5|2011-12-06|2014-09-25|Intel Corporation|Dielektrische Zwischenschicht für nichtplanare Transistoren|
    WO2013095522A1|2011-12-22|2013-06-27|Intel Corporation|Electrostatic discharge compatible dicing tape with laser scribe capability|
    WO2013095527A1|2011-12-22|2013-06-27|Intel Corporation|Electrostatic discharge compliant patterned adhesive tape|
    US8580655B2|2012-03-02|2013-11-12|Disco Corporation|Processing method for bump-included device wafer|WO2013048516A1|2011-09-30|2013-04-04|Intel Corporation|Capping dielectric structure for transistor gates|
    WO2013048449A1|2011-09-30|2013-04-04|Intel Corporation|Tungsten gates for non-planar transistors|
    US9580776B2|2011-09-30|2017-02-28|Intel Corporation|Tungsten gates for non-planar transistors|
    DE112011105702T5|2011-10-01|2014-07-17|Intel Corporation|Source-/Drain-Kontakte für nicht planare Transistoren|
    DE112011105925T5|2011-12-06|2014-09-25|Intel Corporation|Dielektrische Zwischenschicht für nichtplanare Transistoren|
    US9034703B2|2012-09-13|2015-05-19|International Business Machines Corporation|Self aligned contact with improved robustness|
    US9153483B2|2013-10-30|2015-10-06|Taiwan Semiconductor Manufacturing Company, Ltd.|Method of semiconductor integrated circuit fabrication|
    US9659827B2|2014-07-21|2017-05-23|Samsung Electronics Co., Ltd.|Methods of manufacturing semiconductor devices by forming source/drain regions before gate electrode separation|
    KR102310076B1|2015-04-23|2021-10-08|삼성전자주식회사|비대칭 소스/드레인 포함하는 반도체 소자|
    KR20170014697A|2015-07-31|2017-02-08|삼성전자주식회사|반도체 소자|
    US10510851B2|2016-11-29|2019-12-17|Taiwan Semiconductor Manufacturing Company, Ltd.|Low resistance contact method and structure|
    US10084065B1|2017-03-13|2018-09-25|International Business Machines Corporation|Reducing resistance of bottom source/drain in vertical channel devices|
    US10804148B2|2017-08-25|2020-10-13|International Business Machines Corporation|Buried contact to provide reduced VFET feature-to-feature tolerance requirements|
    JP2019050255A|2017-09-08|2019-03-28|ルネサスエレクトロニクス株式会社|半導体装置およびその製造方法|
    US10347720B2|2017-10-30|2019-07-09|Taiwan Semiconductor Manufacturing Co., Ltd.|Doping for semiconductor device with conductive feature|
    US10559686B2|2018-06-26|2020-02-11|Globalfoundries Inc.|Methods of forming gate contact over active region for vertical FinFET, and structures formed thereby|
    法律状态:
    优先权:
    申请号 | 申请日 | 专利标题
    PCT/US2011/054479|WO2013048524A1|2011-10-01|2011-10-01|Source/drain contacts for non-planar transistors|
    [返回顶部]